PLL 输出 buffer

G_yesorno · 发表于 2018-7-1 12:09:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

PLL输出3.6G，在设计输出buffer时，采用50Ω阻抗匹配，考虑到PAD寄生电容2pF，那么-3dB带宽约1.6GHz，PLL输出3.6G衰减严重。怎么办？测试想wafer测试。

jamesccp · 发表于 2018-7-2 16:47:12

wafer测试 3.6G？什么机台？

吾老公 · 发表于 2018-7-2 20:15:05

為什麼要50ohm匹配

wandola · 发表于 2018-7-3 10:10:19

你不会分频下来再测吗？

calven · 发表于 2018-7-5 16:19:11

测jitter,输出CLOCK pattern,有衰减问题不大.不过2PF的寄生有点大，可以把IO ESD优化一下

kanchiam · 发表于 2018-7-5 17:38:05

本帖最后由 kanchiam 于 2018-7-5 17:39 编辑

1首先是量產的問題，要測3.6g應該無法直接CP測，只能FT 2.你這IC除非單價非常的高，不然光測試費就可能讓你無法賣了
3.你這顆ic PLL是主要的賣點嗎？...所以要直接測pll 的performance..如jitter?????
4.一般如果只是要測function..也就是說頻率是否對，建議你除頻後再測