用verilog描述模拟电路

星闪星烁 · 发表于 2018-6-26 13:16:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，在下近两天有些疑问，需要各位帮忙解答1、为了实现数字电路快速仿真，需要将芯片的模拟电路写成verilog模型，用NC-verilog提取的verilog网表包含4端的nmos和pmos，请问这些nmos和pmos怎么处理?这种方法是否可行。
2.如果一定要用verilogA 来写，VCS是否支持verilogA呢？

请帮忙提供一种合理可行的方法！！
谢谢！谢谢！

星闪星烁 · 发表于 2018-6-26 16:33:53

有没有大神能够帮忙解决一下

banzhiyan1993 · 发表于 2020-5-29 09:50:02

请问该问题解决了没，期待您的回复。

1iuwei · 发表于 2024-6-13 11:43:19

你好，该问题解决了吗

etop1112 · 发表于 2024-10-29 14:39:39

有教程吗谢谢

IC_LYX · 发表于 2024-10-31 13:34:36

谢谢

[求助] 用verilog描述模拟电路

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！