vivado set up debug问题

IC.Michael · 发表于 2018-6-21 14:32:38

想请问下，vivado中，在Debug Layout下，右键debug的信号：Delete、Disconnect Debug Port、Remov ...
IC.Michael 发表于 2018-6-20 22:49

登录/注册后可看大图

set up debug

IC.Michael · 发表于 2018-6-22 14:28:16

IC.Michael 发表于 2018-6-21 14:32

登录/注册后可看大图

所以，这又表示什么呢？为什么会生成这样名字的信号而不是完整信号层次命名的信号呢？

IC.Michael · 发表于 2018-6-23 20:34:07

在综合后的网表中添加信号，跑完pr，波形信号有点奇怪的，搞不太懂。有时候添加完信号，第一次跑完，明明是一组bus结果都乱了，再跑一次发现却又好了，不明所以。虽然我综合和pr用的不是同一个工具。

IC.Michael · 发表于 2018-8-30 16:42:00

发现vivado的这个debug真不好用。在网表中set up debug之后，在dbg_hub中也能看到u_ila_0等ila核，里面各个port的信号名也是很正常的，但是一旦impl写bit之后，上板调试的时候，却发现信号名乱七八糟，有的信号没了，有的信号名变成了很奇怪的名字，该如何解决这个问题呢？影响debug啊！！！

IC.Michael · 发表于 2018-8-31 15:15:46

没辙了，干脆用ila的核算了。我记得以前ila核用的时候也是可以抓ouput port的啊，昨天试的时候提示不能抓output port，同事也说不行？难倒我以前记错了。另外一点，VHDL真的是不习惯啊，STD_LOGIC和STD_LOGIC_VECTOR好烦人，特别是1位的数据的时候或者模块例化的时候。

zdw84 · 发表于 2018-9-1 18:03:33

没明白！

IC.Michael · 发表于 2019-7-20 09:36:45

时隔一年多，挖个贴，推荐一个文档：ug908-vivado-programming-debugging.pdf

关于三个小蜘蛛的疑惑：The hollow green icon indicates nets with MARK_DEBUG property set, but not connected to any ILA core. The full green icon indicates nets with MARK_DEBUG property set, and connected to an ILA core. The yellow icon indicates that there is no MARK_DEBUG on the net, but it is connected to an ILA core.

[求助] vivado set up debug问题

站长推荐 /2