设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL分享

发新帖

查看: 2981|回复: 9

[原创] RTL Design Style Guide for Verilog HDL分享

发表于 2018-5-29 17:57:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

分享一个RTL coding style

eetop.cn_RTL Design Style Guide for Verilog HDL.pdf (7.12 MB, 下载次数: 136 )

回复

发表于 2018-5-30 11:07:51 | 显示全部楼层

down.mark.谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-31 01:58:56 | 显示全部楼层

Thanks

回复支持反对

发表于 2018-5-31 09:57:27 | 显示全部楼层

使用手册而已。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-31 14:05:41 | 显示全部楼层

Thanks for the file

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-6-1 10:13:02 | 显示全部楼层

Thanks for the file

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-6-5 11:54:56 | 显示全部楼层

回复 1# guhongseu

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-13 15:28:02 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-16 11:10:23 | 显示全部楼层

down.mark.谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-6-18 08:20:39 | 显示全部楼层

thank

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:31 , Processed in 0.024830 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表