在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2576|回复: 3

[原创] siliconsmart提sram lib问题

[复制链接]
发表于 2018-5-20 11:44:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题描述:以下三个实验提取 参数 完全相同
1)  使用电路提取出来的cdl网表,提取成功

2)  使用calibre pex提取出来的dspf,  characterize stage过程出现Error

3)  与2)环境完全相同,仅改变 logic_low_threshold 0.1 -> 0.2, logic_high_threshold 0.9 ->0.8 成功

虽然成功了,但不知为什么。求大神解惑。
 楼主| 发表于 2018-5-20 11:58:37 | 显示全部楼层
不知是不是建库的人太少了,建库的资料比较少。 有个k库QQ群: 729352538 大家交流下
发表于 2022-10-21 00:12:49 | 显示全部楼层
确认是数字电路还是模拟电路。如果是数字电路应该可以理解,工作电压为0.1Vdd,电路工作在截止区。
发表于 2024-4-12 18:18:44 | 显示全部楼层
楼主我提交了入群申请,请问能通过一下吗,非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 20:29 , Processed in 0.017756 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表