马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
RTL Modeling with SystemVerilog For Simulation and Synthesis:
Using SystemVerilog for ASIC and FPGA Design>by Stuart Sutherland
Paperback, 488 pages, $120 US retail price
Copyright 2017, Sutherland HDL, Inc., Tualatin, Oregon
ISBN: 978-1-5467-7634-5
只有找到book example
sv_rtl_synthesis_book_examples.zip
(1.77 MB, 下载次数: 507 )
|