在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3509|回复: 5

[求助] VDMOS版图

[复制链接]
发表于 2018-5-16 16:01:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用Ledit画VDMOS的版图要怎么画呀?单个元胞的图和多个元胞并联起来整体的版图是什么样啊,大神有没有学习资料分享一下或者给我个图看看?
发表于 2018-5-16 23:44:53 | 显示全部楼层
回复 1# hyj1111122222


   等我 到公司看看 rule 告诉你,不过 每家的工艺,不同, 画法有些出入
 楼主| 发表于 2018-5-18 08:50:31 | 显示全部楼层
回复 2# woshilvyux好的,非常感谢
发表于 2018-5-18 09:12:52 | 显示全部楼层
已方形原胞举例,单个原胞中心画contact等,周围画poly宽度的一半;然后阵列排布。
发表于 2018-10-26 11:29:04 | 显示全部楼层
回复 4# powerboy711


   请问这个VDMOS也会有pdk吗?或者规则之类的?然后需要验证DRC和LVS
发表于 2021-8-5 16:28:18 | 显示全部楼层
您好,请问您有相应的资料吗,求分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 10:31 , Processed in 0.017387 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表