[建议]为了虾米门

XIERLJY

往往初学者都希望得到一些成熟的原码来参考一下，可以一般找到的都是一些比较大的东西。对初学者来说意义不是很大。建议大家发一些常用但不是很大的东西。比如用fpga/cpld读写sram或flash的原码，还有比如用51与fpga配合工作的一些小的东西。
fpga.com.cn上有一些，希望大家响应。
觉得有必要就让板主把他顶置

jackzhang

好!
我已经发了几个了,都不大.大家一起来吧

XIERLJY

怎么没人响应

jackzhang

你先行动把

XIERLJY

双向脚，东西不大意思在。这个应该有人需要
bidir.v
module bidirec (oe, clk, inp, outp, bidir);
// Port Declaration
input   oe;
input   clk;
input   [7:0] inp;
output  [7:0] outp;
inout   [7:0] bidir;
reg     [7:0] a;
reg     [7:0] b;
assign bidir = oe ? a : 8'bZ ;
assign outp  = b;
// Always Construct
always @ (posedge clk)
begin
b <= bidir;
a <= inp;
end
endmodule

XIERLJY

层次化设计举例
top_ver.v
module top_ver (q, p, r, out);
input     q, p, r;
output     out;
reg     out, intsig;
bottom1 u1(.a(q), .b(p), .c(intsig));
bottom2 u2(.l(intsig), .m(r), .n(out));
endmodule

--------------------------------------------------------------------------------
bottom1.v
module bottom1(a, b, c);
input     a, b;
output     c;
reg      c;
always
begin
     c<=a & b;
end
endmodule

--------------------------------------------------------------------------------
bottom2.v
module bottom2(l, m, n);
input     l, m;
output    n;
reg       n;
always
begin
     n<=l | m;
end
endmodule

XIERLJY

哪位再贡献个cpld读写sram的。比如cpld读写铁电sram fm1608的。或其他型号的sram。
我想虾米们都会喜欢