设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教：关于9054中test上下拉电阻
返回列表 发新帖
查看: 2009|回复: 0

请教：关于9054中test上下拉电阻

[复制链接]
luckylin
发表于 2007-8-23 17:37:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我在论坛的帖子里看到，在调试pci卡的时候，板上焊接空白的EEPROM，需要把TEST引脚下拉，EEDI/O引脚上拉。但在开机时需要把TEST引脚上拉一下才能进入系统
我想问的是，“在开机时需要把TEST引脚上拉一下”是用什么方法呢？是事先在设计板子的时候已经加了一个上拉电阻，还是在调试的时候用其他方法实现的？
谢谢~~~
电阻, 焊接

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:51 , Processed in 0.017168 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表