设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 再问一斑主一个问题

发新帖

查看: 5406|回复: 7

再问一斑主一个问题

发表于 2003-8-5 21:26:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

斑主在上一帖中说，把时序和组合逻辑部分分开写。这样程序中时序部分，进程是采用边沿触发方式，而在组合逻辑部分中，进程是采用敏感电平方式，这样在仿真是不会出现时序混乱吗？

相关帖子

回复

发表于 2003-8-5 22:55:51 | 显示全部楼层

再问一斑主一个问题

不会的，不过在更改状态机之前你应该多看一些好的状态机的写法，时序和组合分开写是综合工具所推荐的（特别是Design Compiler).
如果你发贴够30片之后，你将可以看到我编写的pci slave的源代码，其中状态机的写法你可以分析借鉴一下。

回复支持反对

楼主| 发表于 2003-8-6 09:37:20 | 显示全部楼层

再问一斑主一个问题

好的，我会努力的。谢谢斑主。

回复支持反对

发表于 2003-8-9 10:20:05 | 显示全部楼层

再问一斑主一个问题

我也会努力的，可是现在差的太多

回复支持反对

发表于 2003-8-10 22:19:40 | 显示全部楼层

再问一斑主一个问题

synopsys文档里有很多关于设计规范的文章,很有用的.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2003-8-15 16:36:04 | 显示全部楼层

再问一斑主一个问题

灌水～

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2003-8-17 00:09:11 | 显示全部楼层

再问一斑主一个问题

^^

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2003-8-17 20:52:02 | 显示全部楼层

再问一斑主一个问题

up

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 17:28 , Processed in 0.022616 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表