设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通Verilog HDL：IC设计核心技术实例详解

1 ... 56 57 58 596061 62 63 64 ... 73 / 73 页下一页

返回列表发新帖

楼主: lotus_ee

精通Verilog HDL：IC设计核心技术实例详解

发表于 2009-11-15 13:24:43 | 显示全部楼层

没钱了啊

回复支持反对

使用道具举报

发表于 2009-11-15 16:29:08 | 显示全部楼层

thinks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-15 16:55:38 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2009-11-17 19:27:21 | 显示全部楼层

hao shu a

回复支持反对

使用道具举报

发表于 2009-11-17 21:49:47 | 显示全部楼层

thkssss

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-17 22:12:56 | 显示全部楼层

haoooooooooo!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-17 22:41:14 | 显示全部楼层

好书，就是分的太多了，没钱下，不会说我在灌水吧?

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-17 22:42:44 | 显示全部楼层

太好看了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-17 22:44:20 | 显示全部楼层

好书啊啊啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-17 22:46:33 | 显示全部楼层

好书啊啊啊

回复支持反对

使用道具举报

1 ... 56 57 58 596061 62 63 64 ... 73 / 73 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-13 04:23 , Processed in 0.016546 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表