新手画版图求教

szdxgaowei · 发表于 2018-4-30 17:19:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我画的是一个恒定跨导偏置电路。电路画完后，直接导入版图中。电路元器件之间的链接是没有错误的。做DRC检查时总会显示两个错误，不知道什么意思。我用的是0.18UM(微米)的工艺，一个是Minimum NW spacing for non-equal potential is 1.4.我的理解是NW上面所加的电位不同时，两个NW之间要间隔1.4UM。但我的原理图中NW接的都是VDD。是不是我的版图中漏画了什么。另一个错误是Max spacing of any point inside the source/drain area to the nearest pickup in the same well is 30UM.之前也遇到过，后来不知道怎么就解决了，好像是把版图中的VDD和VSS添加上就好了。我的电路图和版图都在附件中，这个问题想了好久，请大家给与指教，谢谢。

powerboy711 · 发表于 2018-4-30 20:24:32

本帖最后由 powerboy711 于 2018-4-30 20:39 编辑

电阻随意

1.既然是相同电位的NWELL，那么你所有的PMOS可以画在一个NWELL里，即将分立的nwell合并，并在这个nwell做环型电位接触.同样NMOS整体也应该做环型衬底接触。
2.第二条drc错误，版图中的PMOS，和nmos的衬底接触距离器件本身太远，规则中要求小于30um，应该要遵循设计规则，版图还有可以改善的地方。

sanmuyang · 发表于 2018-5-2 09:09:15

他这里的第二条错误应该是NW没有NW接触吧

MRzhou · 发表于 2018-5-2 09:43:11

2L正解

lwl5505003 · 发表于 2018-5-2 09:55:49

听2楼的

szdxgaowei · 发表于 2018-5-3 16:00:04

回复 2# powerboy711

谢谢指教

szdxgaowei · 发表于 2018-5-3 16:24:13

回复 2# powerboy711

谢谢你上次的指教。我的DRC修改完后没有错误了，但是LVS出现了一个错误不知道怎么改，想再请教你一下。那个结果是表明我的连法有错误，还是表明软件哪儿没设置好。

sanmuyang · 发表于 2018-5-3 16:41:22

你看一下LVSrunset的使用手册，应该是少了个子文件，添加进去就好了

powerboy711 · 发表于 2018-5-4 13:13:10

应该是rppolyu3没定义，自己在网表里定义一下：
.SUBCKT rppolyu3 POS NEG SUB
.ENDS

powerboy711 · 发表于 2018-5-4 13:14:24

回复 7# szdxgaowei

应该是rppolyu3没定义，自己定义一下添加在网表里：

.SUBCKT rppolyu3 POS NEG SUB
.ENDS

[求助] 新手画版图求教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1