uvm中，tb_top如何和VIP沟通？

yuanpin318

uvm的Testbench, tb_top要等vip.agent的state machine 进入一个状态，怎么做比较好？

如果是sv的bench,会用wait(tb.vip.agent.shared_status == state_A); 但在uvm testbench中，好像tb_top不可以访问env，否则就用wait(tb.top_env.vip.agent.shared_status == state_A)了。

本来想把state映射到interface中，但state是vip自己用enum定义的一个类型。

大家有好的办法吗？

yvhksovo

不知道你的tb_top是指的什么？是指的dut和interface例化的那个模块吗？如果是这样的话，好像这个tb_top是看不道env的层次；
你说的将state引入道interface当中的确是可行的；不管它是什么类型的；你在interface中定义一个wait_state_a_ok信号；然后在monitor/driver中加一个
fork
while(1) begin
wait state== state_a;
harness.wait_state_a_ok = 1;
end
join_none

以上就好了；


不过话说回来，你为啥非要在tb_top里面去作这些事儿，而不是你的用例里面或者env中？

一般来说，tb_top里面只作三件事儿，例化连接dut/interface/clk_gen/

yuanpin318

哈哈，UVM我不是很熟，才用了一年左右。

tb_top is the top level, dut and instance will be instantiated inside.

So the absolute hierarchy path is tb_top.dut.xxx, and tb_top.dut.xxx_iinterface, ...

这样做是因为SOC一边用C写的测试，外面接了一个买来的VIP，但我们的firmware还没好，只能自己写一些简单的测试C程序。C程序需要知道外面vip的status。我想到的是在interface中把VIP的state映射过来。

还有一种想法是C程序通知testcase, testcase再做state的等待。

觉得第二种合理一些。

dtyuzhou

其实只要调用合适，tb也是可以直接访问VIP中的东西的。不过应该不会有什么教程会建议你这么使用。
如果你使用的是正常的seq作为测试用例的话，可能有几种方式可以实现你的需求；
1、seq中直接find到对应的agent，最简单，但是一般不推荐
2、通过config_db共享cfg比较容易实现
3、interface，其实可以考虑一下interface class这个玩意
4、各种sv或者UVM的同步机制

C程序的话，由于不清楚你们C是如何调度的。如果C是编译成bin给CPU直接执行的话，那么可能有点麻烦，需要多折腾一下；如果是在sv中直接执行C语言的话，我觉得应是可以通过export和import的方法实现一些状态查询的。