我想往ASIC Verification方面发展,有事想咨询各位前辈

kevin79 · 发表于 2007-7-13 15:30:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我是去年毕业的小本(电子科技大学),专业是通信工程,过去一年在联想做PCB设计,可是一直想往asic前端设计发展,我想现在直接转入可能会比较难,所以想先Verification做起,我目前正在找这方面的工作,请问我平时得怎么去学习Verification呢?我现在的情况是对verilog还比较熟悉,了解Modelsim,ISE的使用,请问我得从哪些方面下手努力啊!期待你们的回复,非常感谢!

woodhorse · 发表于 2007-7-17 13:05:40

学一下vera或者systemverilog吧

yoyo1234 · 发表于 2007-7-17 14:40:14

specman

zcm112 · 发表于 2007-9-8 02:33:30

ni hao niu a
wo xianzai shuoshi biye le
hai mei ru men ne ,hehe

baolin · 发表于 2007-9-8 20:23:18

碰到师弟了

看看verilog 或者systemverilog

我想往ASIC Verification方面发展,有事想咨询各位前辈

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2