运放输入极点

光影之约 · 发表于 2018-4-10 12:29:35

小弟最近在设计一款高速Pipeline ADC，其中运放结构如图1所示，前仿GBW大约15Ghz，增益大约26dB。由于运放输入管尺寸较大，输入管栅极寄生电容大约2.2pf，加上Cgd的密勒效应，考虑版图输入信号线走线电阻大约7欧姆，仿真得到运放输入极点大约在25Ghz处。那么是否可以如图2所示，加一个正反馈电容，利用密勒效应在运放输入端形成一个负电容，抵消或者降低运放输入端寄生电容的影响？？运放在20Ghz处增益已经非常低，此时根据密勒效应是不是无法形成负电容，反而会增大输出电容适得其反？？？求各位大神答疑解惑~

光影之约 · 发表于 2018-4-11 20:04:13

顶一下

rayhardenne · 发表于 2018-4-11 20:13:08

这个电容叫Neutralization电容，它可以抵消Cgd的前馈，消除的是零点

hehuachangkai · 发表于 2018-4-12 15:23:44

引入了极点

光影之约 · 发表于 2018-4-12 15:43:24

回复 4# hehuachangkai

啥意思呢？能否说清楚一些呢？

[求助] 运放输入极点

站长推荐 /1