在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4314|回复: 7

[求助] DC综合请教

[复制链接]
发表于 2018-4-3 22:48:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本人刚刚接触DC综合,有个简单的问题不太明白,哪位好心人帮忙解答一下,谢谢!我看到在综合的脚本里面一般都会进行两次compile,例如:
在一个dc.tcl脚本里面这样写
……
#----------------------------
#compile. pass 1
#----------------------------
compile_ultra   -gate_clock   -scan   -timing_high_effort   -no_autoungroup
……
#----------------------------
#compile. pass 2
#----------------------------
compile_ultra   -incremental   -scan
……
为什么一般都需要进行两次compile?这两次编译有什么区别?用意分别是什么呢?
麻烦知道的前辈帮忙解答,再次谢过!
发表于 2018-4-4 08:39:17 | 显示全部楼层
两个compile之间应该是做了dft的,所以 -incremental主要是为了在插入dft后再优化一次网表。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-4-10 15:15:23 | 显示全部楼层
回复 2# 檐下风铃

确实是在两次编译中间插入了dft。谢谢!
回复 支持 反对

使用道具 举报

发表于 2018-4-13 22:33:57 | 显示全部楼层
据我所知,第二次incremental compile 会做timing 优化, tool runtime 会更久
回复 支持 反对

使用道具 举报

发表于 2018-4-14 14:35:14 | 显示全部楼层
第二次一般是进行增量优化。其实如果满足了约束要求,第二次就没有必要进行了
回复 支持 反对

使用道具 举报

发表于 2018-5-11 08:46:25 | 显示全部楼层
应用增量编译,告诉工具进行小范围的电路改动,用来修Timing Violation ,主要是针对Tsu来进行优化的。
回复 支持 反对

使用道具 举报

发表于 2018-7-12 08:36:16 | 显示全部楼层
多优化一次,timing arear优化
回复 支持 反对

使用道具 举报

发表于 2018-7-15 21:07:00 | 显示全部楼层
有可能是加了LVT或者HVT的库,多阈值电压
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 07:33 , Processed in 0.018263 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表