一个pll的问题

calven · 发表于 2007-7-7 17:13:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好
我用veriloga建立一个pll的电压域模型，它的暂态响应还可以。我把其中的vco用电路代替后，从整体上看vco的控制电压，还能看出线性过程的轨迹，但是波形特别粗，如果把波形放大，会发现原来vco的控制电压一直在以很高的频率振荡（远远大于环路的本征频率），峰峰值约为0.02v。振荡的幅度会降低，但是非常慢。不知道有没有人遇到过这个问题，麻烦懂pll的高手指点一下。
多谢了

mcgrady · 发表于 2007-7-7 17:37:54

verilog怎么建的?学习一下

calven · 发表于 2007-7-9 12:55:53

我是参考了www.designers-guide.org上的一些例子，作了一个比较简单的电压域模型。我把环路滤波器的输出直接作为了vco的控制端，联到了可变电容上，不知道这样有没有问题。期待高手出现，帮我解答一下

不无道理 · 发表于 2007-7-10 19:51:16

这有可能是电路的寄生产生的振荡回路造成的,建议加一个高频的滤波环路

一个pll的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1