设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog CPU设计实例

1 2 3 4 567 8 9 10 ... 17 / 17 页下一页

发新帖

楼主: dongmou

[资料] Verilog CPU设计实例

发表于 2018-5-11 13:26:08 | 显示全部楼层

谢谢分享~~~~~

回复支持反对

发表于 2018-5-11 14:02:33 | 显示全部楼层

下载看了看，是2份ppt文档，介绍单片机cpu设计原理，自己感觉参考价值不大

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-12 15:49:07 | 显示全部楼层

Thanks

回复支持反对

发表于 2018-5-12 19:10:48 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-12 21:47:27 | 显示全部楼层

good thx

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-13 16:46:55 | 显示全部楼层

good good good good

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-16 21:46:39 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-19 17:48:04 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-19 22:02:18 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-27 21:26:09 | 显示全部楼层

Thx very much for you sharing

回复支持反对

1 2 3 4 567 8 9 10 ... 17 / 17 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-8 11:33 , Processed in 0.022470 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表