在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dongmou

[资料] Verilog CPU设计实例

[复制链接]
发表于 2019-2-18 09:55:16 | 显示全部楼层
thank you  very much
发表于 2019-2-18 13:01:45 | 显示全部楼层
xxxfxxfxxx
发表于 2019-3-21 22:55:14 | 显示全部楼层
kan kan , it should be better
发表于 2019-3-21 22:57:59 | 显示全部楼层
must be better
发表于 2019-3-22 21:51:05 | 显示全部楼层
thank you for sharing
发表于 2019-3-23 11:24:13 | 显示全部楼层
Thanks
发表于 2019-3-24 18:44:36 | 显示全部楼层
好人一生平安
发表于 2019-3-25 23:30:00 | 显示全部楼层
thanks for sharing
发表于 2019-3-26 09:09:13 | 显示全部楼层

verilogCPU设计.pdf
(10.82 MB, 下载次数: 1837)

Verilog硬件描述语言cpu设计实例.pdf
(622.67 KB, 下载次数: 638)
发表于 2019-3-26 09:13:45 | 显示全部楼层

verilogCPU设计.pdf
(10.82 MB, 下载次数: 1837)

Verilog硬件描述语言cpu设计实例.pdf
(622.67 KB, 下载次数: 638)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 14:17 , Processed in 0.021656 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表