在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1887|回复: 2

[求助] 请教下关于采样保持电路中对输出信号做fft的问题

[复制链接]
发表于 2018-3-12 10:30:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看到很多关于采样保持电路论文里对bootstrap开关的输出信号和整体采样保持电路的输出信号做fft,但是不清楚具体操作方法,不知道是否有相关教程可以学习呢?
发表于 2018-3-12 15:50:51 | 显示全部楼层
正弦信号源-->自举开关-->VerilogA模块输出采保结果到.csv-->matlab fft, 重点保证正弦信号源的频率同采保开关频率相干
 楼主| 发表于 2018-3-15 15:34:06 | 显示全部楼层
回复 2# quantus


你好,单独仿真自举开关,做dft分析后发现sfdr很低。采样频率100M,输入信号49.7M,1024个采样点。换成理想switch还是没有改善,是不是仿真方法不对啊,可以稍微详细点说明下仿真方法么?谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:40 , Processed in 0.018102 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表