背栅接触（B端接源端还是VDD），这个有什么区别？

二毛打球 · 发表于 2018-3-12 09:09:48

您需要登录才可以下载或查看，没有账号？注册

x

就是在考虑阱电位；

实例：

PMOS作为输入对管，其体端接源端还是VDD，这个有什么影响？
什么时候接源端？什么时候接VDD？

122013137 · 发表于 2018-3-12 16:40:36

PMOS作为输入对管，其体端接源端

Thomas_Bai · 发表于 2018-3-12 17:04:03

PMOS的输入对管，B端接源端，VBS=0，没有衬底的影响，Vth偏小；B端接VDD，VBS！=0，Vth偏大。此外，由于衬偏效应系数不匹配，会使运放的CMRR变差。

hehuachangkai · 发表于 2018-3-13 17:04:08

衬偏效应，影响共模输入范围。一般面积够的情况下，都接一起，画独立阱。

[求助] 背栅接触（B端接源端还是VDD），这个有什么区别？