设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Systemverilog最新标准 IEEE Std 1800-2017 发布

123 4 5 / 5 页下一页

发新帖

楼主: coyboy912

[资料] Systemverilog最新标准 IEEE Std 1800-2017 发布

发表于 2018-3-13 20:20:17 | 显示全部楼层

thx for sharing

回复支持反对

发表于 2018-3-23 22:02:11 | 显示全部楼层

thanks

回复支持反对

发表于 2018-3-26 10:52:20 | 显示全部楼层

thanks for share

回复支持反对

发表于 2018-4-3 16:30:44 | 显示全部楼层

thanks !!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-4-30 23:40:08 | 显示全部楼层

谢谢分享！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-1 00:37:25 | 显示全部楼层

回复 1# coyboy912

systemverilog 还是很实用的。多谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-13 09:12:34 | 显示全部楼层

回复 1# coyboy912
支持

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-17 13:17:41 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-10-17 15:47:25 | 显示全部楼层

感谢大牛推荐，收藏

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-10-17 20:22:00 | 显示全部楼层

Thanks for sharing

回复支持反对

123 4 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 06:31 , Processed in 0.021466 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表