在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3749|回复: 5

[求助] LVS时四个power cut cell把VDDIO VSSIO切成了四段,相应CDL该怎么修正?

[复制链接]
发表于 2018-1-27 13:55:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
模数混合的芯片,顶层有四个power cut cell,把IO的VDDIO VSSIO贴断了,导致LVS时VDDIO VSSIO对不上,该怎么设置或者修改cdl啊?求助
发表于 2018-1-28 07:47:56 | 显示全部楼层
P sub2
发表于 2018-1-28 09:35:44 | 显示全部楼层
P sub2
发表于 2018-1-28 11:46:01 | 显示全部楼层
四个powercell 把io power 分成的几个部分,分别在top层打上不同的text, 同事io 上连接关系跟对应的text保持一致。
或者简单的方法, 直接virtual connect io 的power 和 ground,但是不建议这样做
发表于 2018-1-29 20:55:13 | 显示全部楼层
断了就在次IO环连上就是了嘛(有RDL更好)
发表于 2018-2-1 11:03:36 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 23:08 , Processed in 0.017307 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表