在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: yutou95

[求助] 关于tmax add_atpg_constraints的疑问

[复制链接]
发表于 2019-12-17 17:09:08 | 显示全部楼层


hlcao 发表于 2019-10-21 13:33
跟您请教一下,关于capture phase 敲了一下reset,我用tmax产生的.v文件或者叫testbench 中总是遇到 capt ...


Test faults on reset paths.
Recovery and removal timing issue?



发表于 2019-12-27 09:45:58 | 显示全部楼层
看起来是这样。我猜工具只是测一下reset path 通不通,至于timing方面是否会有violation这个可能性是不是有就不知道了。后面pattern行为和实际测试行为表现不同,这个和我电路设计有关系,已经解决了,谢谢您的回复
发表于 2021-7-8 14:11:33 | 显示全部楼层


yutou95 发表于 2018-2-22 14:08
回复 8# DFTer

这些指令都有尝试过,但是都没有达到预期的效果。


您好,请问楼主后来问题解决了吗,用什么命令呢?我现在也遇到同样的问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 02:51 , Processed in 0.016305 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表