求助，PIPELINE ADC 高频输入时性能下降

shenzhenxinyuan · 发表于 2018-1-19 16:52:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 shenzhenxinyuan 于 2018-1-20 11:23 编辑

各位：

小弟最近流片一个PIPELINE ADC的新品，设计目标是24M，10bit使用的是传统的架构，每级1.5bit，最后一级是2位flash架构，总共9级，加了个一个采样保持电路，也是开关电容的架构，前仿真和后仿真ENOB>9.5bit(fin:100k-11Mhz),芯片测试回来之后的问题是：ENOB随输入频率下降很快，测试考虑输入频率与采样频率互质，以及采样点数位4096，采样频率30M，adc时钟考虑了jitter的影响，测试时使用的是24M的晶振产生的，jitter几乎可以忽略，测试也是非常小。

100K附近：ENOB=9bit，

1M附近：ENOB=8.9bit，

2M附近：ENOB=8.7bit，

3M附近：ENOB=8.5bit，

5M附近：ENOB=8.2bit，

8M附近：ENOB=8.1bit，

10M附近：ENOB=8bit，

测试的架构如下图，左边是用了一个单端转差分的电路，右边是ADC,大家帮忙看看，问题出在哪里了？

VIN使用的是泰克的信号源，50Ω的阻抗匹配考虑了，VCM是ADC的参考电压，外面加了大的滤波电容的。

电源是LDO供电的，纹波在20mV

电源电压是：3.3v，共模电压1.65v，输入量程是2Vpp，采样电容是0.4pF

ADC测试系统图

shenzhenxinyuan · 发表于 2018-1-19 17:21:33

有同事怀疑是电源引起的，输入频率高的时候采样电路容易受干扰，大家觉得科学不？

nfleilc · 发表于 2018-1-19 19:17:21

信息量太少无法判断。
请提供详细的设计信息：工作电压、输入信号幅度、输入共模、采样电容等。

zwtang · 发表于 2018-1-20 08:26:42

请上传测试的FFT频谱图。从SNR，SFDR，HD，SNDR性能可以大体知道原因。

shenzhenxinyuan · 发表于 2018-1-20 11:06:36

回复 3# nfleilc

电源电压是：3.3v，共模电压1.65v，输入量程是2Vpp，采样电容是0.4pF

shenzhenxinyuan · 发表于 2018-1-20 11:12:11

回复 4# zwtang

上班了再提供，谢谢

fuyibin · 发表于 2018-1-26 11:26:49

信号源问题吧，要找一个好的信号源，用带通滤波器滤一下

shenzhenxinyuan · 发表于 2018-1-26 15:32:55

回复 7# fuyibin

用的是泰克的AFG1062信号质量确实不高，目前在寻找高信号源在做实验。

122013137 · 发表于 2018-2-10 22:34:39

怀疑是电源引起

nanke · 发表于 2018-2-13 10:47:48

都有可能。没有INL/DNL 和HD SNR等信息没法判断。

10M10bit测试左右不用考虑太多，但速度精度再往上，各方面都会遇到瓶颈。

[求助] 求助，PIPELINE ADC 高频输入时性能下降

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1