|  | 
 
| 
本帖最后由 苍天有井自来空 于 2018-1-15 15:57 编辑
×
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册  
 在UVM平台验证verilog代码
 出现如下错误:
 Error-[SE] Syntax error
 Following verilog source has syntax error :
 "SynFifo.v", 1: token is '\037777777702'
 module\037777777702\037777777640SynFifo(clk,rst_n,buf_in,buf_out,wr_en,rd_en,buf_empty,buf_full,fifo_cnt);\037777777702\037777777640\037777777702\037777777640
 | 
 |