有关TetraMAX读入的STIL文件

Veriart

新手做DFT，问个可能是小白的问题。。

我用DFTC插扫描链，生成了一个带扫描链的综合网表design_scan_syn.v、一个DEF文件design_scan_syn.def，和一个STIL文件design_scan_syn.spf。


然后，我用design_scan_syn.v和design_scan_syn.def去做布局布线生成版图和网表design_pr.v。


然后，我把design_pr.v和DFTC输出的design_scan_syn.spf一起读进TetraMAX做ATPG，覆盖率可以，仿真也没啥问题。


现在有一个疑问：design_scan_syn.spf是和design_scan_syn.v对应的，能不能用它来为design_pr.v做ATPG呢？

qianxun_qiu

不能，综合网表和版图网表只是功能等价，并不是完全相同。而且通常在布局布线生成版图过程中扫描链会重新排列，从而影响ATPG的结果

ustc12

可以，spf文件是指导TMAX去做trace chain, drc和ATPG，里面定义的各procedure或者clock control就是dft designer想法的具体体现，是让TMAX知道用户想做成什么样的ATPG，因为spf文件里的定义是对inputs操作，pr前与后从top看inputs是一样的，还可以用。向量仿真对于pr后网表就不能用了，需要新跑向量再仿真，pr的网表和syn的网表做LEC，注意忽略由于scan reorder引起的Q->SI上的non-equivalence。

Veriart

回复 2# qianxun_qiu


   谢谢回复。
我想您说的应该是基于综合网表的ATPG结果不能直接给布局布线的网表用，我同意您的看法。不过我想咨询的是综合工具输出的STIL文件是不是也能给布局布线网表做ATPG。我看了一下DFTC输出的.spf文件，里面没有涉及网表内部的信息，所以我想只要布局布线前后设计端口没有变，应该是可以用的。

Veriart

回复 3# ustc12


   谢谢回复：）

zyl14051049

可以用的，如果你的pr网表和spf不对应了反而才不太对！

fangwang85

回复 3# ustc12


   你好，请教下fm有没有命令可以忽略scan reorder引起的不等价？

ustc12

回复 7# fangwang85


  不知道，没用过，可能没有。因为scan部分的逻辑reorder后就是不等价的，情况还比较多样。这个不等价没有关系的，只要case设好保证func部分逻辑等价，scan部分的逻辑不关心等价。scan部分的逻辑主要看ATPG和前后仿没有问题就行。

fangwang85

回复 8# ustc12


    好的，谢谢回复，我后防遇到点问题，不知道大神有没有遇到过，反标sdf的时候报
SDF Warning : Cannot find  timing check $setup(posedge SN, posedge RN,...) for SETUPHOLD, 一个寄存器两个异步复位 SN,RN。
但是仿真是过的，不知道这个是什么引起的？

fangwang85

回复 3# ustc12


   你好，我用DFTC吐出的spf文件和pr后网表做ATPG（在pr过程中做了scan reorder的操作），这样是可以的吧？我在做形式验证的时候，工具自动将test_mode和scan_enale设为0，并没有出现Q到SI的no-equivalence。 先谢谢了