设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL高级数字设计(Ciletti) 中文第二版 ...

1 ... 2 3 4 5 678 9 10 11 ... 27 / 27 页下一页

发新帖

楼主: weila9

[资料] Verilog HDL高级数字设计(Ciletti) 中文第二版

发表于 2018-7-12 16:25:07 | 显示全部楼层

谢谢分享

回复支持反对

默默努力呀

发表于 2018-7-13 23:16:37 | 显示全部楼层

谢谢分享。。。。

回复支持反对

发表于 2018-7-19 20:13:22 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2018-7-22 16:51:27 | 显示全部楼层

you are handsome

回复支持反对

发表于 2018-7-22 16:54:49 | 显示全部楼层

you are handsome

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-22 18:16:27 | 显示全部楼层

interesting

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-7-22 18:18:08 | 显示全部楼层

Thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-26 23:36:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-9-26 23:37:53 | 显示全部楼层

心愿不够啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-26 23:40:29 | 显示全部楼层

感谢分享

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 27 / 27 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-19 03:47 , Processed in 0.019492 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表