[求助] IC验证中如何屏蔽不想考虑的部分

发表于 2018-1-4 17:16:01 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

比如在验证中，某些无关紧要的寄存器或逻辑(如debug逻辑)，在某次测试时不想考虑这部分内容如何屏蔽它们呢后仿也是同样的，不想分析某些寄存器，如果数量多的话会很影响仿真速度，有什么方法吗？

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-4-28 15:24 , Processed in 0.014324 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /2