关于FPGA使用primetime进行静态时序分析

zhangroot

最近在学习STA，但是遇到一些问题，希望得到各位大神的指点。
我想使用primetime进行FPGA的STA，查了一些资料，但是还是没有头绪，quartus可以直接集成使用primetime进行，但是ise貌似不行，虽然有自带的STA工具，但是我还是需要学会怎么使用primetime去做STA。
1.ise自动生成的网表文件是.ngc格式的，不知道有没有办法转换成.edf格式或者其它primetime允许的格式？
2.我使用synplify综合生成了.edf的文件，但是在primetime2015.6上就报错说格式不正确，难道这个格式还不一样？不科学阿。
3.primetime进行STA的时候需要使用到库文件吗？我的理解是需要的，但是我用synplify综合生成了网表，用的库文件应该是synplify自带的，那么我使用primetime的时候使用的库文件在哪里阿？是synplify的吗？但是格式貌似不支持阿。
还望哪位好心的大神，能够帮忙解惑，最好能给我理理FPGA怎么使用primetime进行STA，感觉现在还没有算是接触到STA就困难重重，想想就心酸。

zhangroot

自己顶一下，顺便问一下，我使用read_verilog去读edif文件是不行的，但是我使用read_edif去读edif文件也不行哦，直接就显示未知命令，这是为啥子。
pt_shell> read_verilog iic_edf
Error: Cannot read file 'iic_edf'. (DBR-001)
Error: Problem in read_verilog: No designs were read. (DBR-011)

pt_shell> read_edif iic_edf
Error: unknown command 'read_edif' (CMD-005)

pt_shell> read_vhdl iic_edf
Error: Cannot read file 'iic_edf'. (DBR-001)
Error: Problem in read_vhdl: No designs were read. (DBR-011)

a1050422149

试试用analyze+elaborate