40nm或55nm如果集成5V充电电路

loopgain · 发表于 2017-12-27 15:16:12

您需要登录才可以下载或查看，没有账号？注册

x

一般40nm或55nm IO器件耐压只有2.5V，如果集成耐5V的充电电路?

TianBian365 · 发表于 2017-12-28 06:45:05

可以用叠加 2.5+2.5=5V 只要保证 SGD 三端两两小于 5V。可以做到的。另外 40nm或55nm的有 over-drive 到 3.3V的器件，使用起来更可靠。

loopgain · 发表于 2017-12-28 09:11:56

那DC-DC也用两个管子串联来承受电池电压4.2V？这样做面积会很大吧?

ericking0 · 发表于 2017-12-28 10:55:55

整个超压电源域都需要做叠管，还要考虑各种上下电，异常断环路的情况；
吃力不讨好

jamesccp · 发表于 2017-12-29 15:21:47

有 LD mos 用

loopgain · 发表于 2017-12-29 17:15:27

有 LD mos 用
jamesccp 发表于 2017-12-29 15:21

登录/注册后可看大图

smics工艺的40nm有LDMOS吗?

loopgain · 发表于 2017-12-29 17:16:18

smics 40nm工艺有LDmos吗？

loopgain · 发表于 2018-1-16 16:46:55

TSMC 40nm有5V LDmos吗?

loopgain · 发表于 2018-1-16 16:47:40

在TSMC 40nm工艺中有耐压5V的LDMOS吗?

andy2000a · 发表于 2019-10-18 11:24:31

[讨论] 40nm或55nm如果集成5V充电电路