CMOS 3.3V工艺实现 5V IO 口保护

cthtsyc · 发表于 2019-7-15 08:45:24

谢谢分享，学习一下

miroc · 发表于 2019-7-24 13:43:33

用隔离型的DIODE可以实现吧，或者做高压SCR结构

Miya.huang · 发表于 2019-7-30 13:46:41

學習了

Miya.huang · 发表于 2019-8-19 09:43:14

有Layout圖可以看嗎

fuailiu · 发表于 2019-9-18 00:18:55

干嘛不用二极管分压呢

wj_godhelpme · 发表于 2019-9-26 11:22:08

顶一个

andy2000a · 发表于 2019-10-18 11:29:04

串接 mos 耐高压流片后, HOTL 1000HR 有过吗??

一般虽串接 mos 2.5+2.5 可耐 5v , 但, 组件特性均分 2.5V, 如果其中一 device不同会跨压集中. 可靠度会大问题 . 如果说 2.5v 可撑 5v, 一般工艺何避开发 3.3/5v /12v .. 直接 3.3 多串去耐 5v , well spacing 拉开 junctionbreakdown 撑 12v . 但代工厂为何不如此 , 说真的 2.5v 串去耐 5v是偷rule设计 . 流片可以动, 但高低温 ?

loopgain · 发表于 2019-10-20 11:37:51

实际做过这样的产品吗？量产了吗？

zn1020 · 发表于 2019-10-22 11:00:02

3.3V的管子是可以忍耐5V输入的。你这边重点不是ESD能否pass 2KV，主要问题是如何保证5号输入时ESD管和驱动管的PMOS管那边不要有漏电。这里面就有些结构可以考虑了。
主要思路是保证PMOS管的栅极电压必须是VDD（3V）和输入信号（0~5V）之间选择最大值。只要管子不漏电，ESD 过2KV问题不大。

zmt628 · 发表于 2020-1-21 21:03:38

2-stacked cascoded mos用的还是很多的

[求助] CMOS 3.3V工艺实现 5V IO 口保护

站长推荐 /2