EETOP 创芯网论坛

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
第三代半导体技术资料|下载奖励300信元
楼主: stefandIC

[求助] CMOS 3.3V工艺实现 5V IO 口保护

[复制链接]
发表于 2019-7-15 08:45:24 | 显示全部楼层
谢谢分享,学习一下
回复 支持 反对

使用道具 举报

发表于 2019-7-24 13:43:33 | 显示全部楼层
用隔离型的DIODE可以实现吧,或者做高压SCR结构
回复 支持 反对

使用道具 举报

发表于 2019-7-30 13:46:41 | 显示全部楼层
學習了
回复 支持 反对

使用道具 举报

发表于 2019-8-19 09:43:14 | 显示全部楼层
有Layout圖可以看嗎
回复 支持 反对

使用道具 举报

发表于 2019-9-18 00:18:55 来自手机 | 显示全部楼层
干嘛不用二极管分压呢
回复 支持 反对

使用道具 举报

发表于 2019-9-26 11:22:08 | 显示全部楼层
顶一个
回复 支持 反对

使用道具 举报

发表于 2019-10-18 11:29:04 | 显示全部楼层
   串接 mos  耐高压 流片后, HOTL 1000HR 有过吗??  

一般虽串接 mos  2.5+2.5  可耐 5v , , 组件特性均分 2.5V, 如果其中一 device不同  会跨压集中. 可靠度会大问题 . 如果说 2.5v 可撑 5v, 一般工艺何避开发 3.3/5v /12v .. 直接 3.3  多串去耐 5v , well spacing 拉开 junctionbreakdown 12v . 但代工厂为何不如此 ,  说真的 2.5v 串去耐 5v是偷rule设计 . 流片可以动, 但高低温   ?  
回复 支持 反对

使用道具 举报

发表于 2019-10-20 11:37:51 | 显示全部楼层
实际做过这样的产品吗?量产了吗?
回复 支持 反对

使用道具 举报

发表于 2019-10-22 11:00:02 | 显示全部楼层
3.3V的管子是可以忍耐5V输入的。你这边重点不是ESD能否pass 2KV,主要问题是如何保证5号输入时ESD管和驱动管的PMOS管那边不要有漏电。这里面就有些结构可以考虑了。
主要思路是保证PMOS管的栅极电压必须是VDD(3V)和输入信号(0~5V)之间选择最大值。只要管子不漏电,ESD 过2KV问题不大。
回复 支持 反对

使用道具 举报

发表于 2020-1-21 21:03:38 | 显示全部楼层
2-stacked cascoded mos用的还是很多的
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-6-5 03:39 , Processed in 1.658264 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表