如何用UVM写一个memory的类

zhouyang123 · 发表于 2017-12-26 17:30:13

class memory extends。。。。。。。。。。。。。。。。。求助大佬

zhouyang123 · 发表于 2017-12-27 08:47:42

求助大佬

gaurson · 发表于 2017-12-27 14:17:23

为什么要定义这样一个类？不要把class和module搞混了哈，class的基本元素就是他的成员和访问成员的方法，应该从object派生即可，和你其他定义的类没有什么区别吧。

zhouyang123 · 发表于 2017-12-28 10:41:00

回复 3# gaurson

就是想实现reference model 与memory之间存取数据的功能，模拟一个没有握手信号的AXI，所以想到写一个memory，ref_model与memory之间用2个uvm_tlm_analysis_fifo连接。

gaurson · 发表于 2017-12-28 14:05:38

这个。。。。。。干嘛用class来写，直接用一个二维数组定义不就是mem了吗？需要模拟读写mem的时序吗？还是仅仅只是存取数据？

zhouyang123 · 发表于 2017-12-29 08:42:44

回复 5# gaurson

那这个二维数组定义在ref_model里吗？如果定义在ref_model里能够模拟一个AXI数据交互的功能吗？

飞扬紫百合 · 发表于 2017-12-29 13:16:25

回复 4# zhouyang123

简单的事情复杂化！
为了UVM而UVM，这是好多人的误区！

gaurson · 发表于 2017-12-29 13:57:07

你在环境里例化一个AXI组件和接口，发激励的时候给reg_model，然后按照高级语言的方式采样这组激励，根据读写操作，对这个二维数组进行处理，大概应该能实现你的意思。

zhouyang123 · 发表于 2017-12-29 16:19:24

回复 7# 飞扬紫百合

嗯，但是还是要学习呀。。。。

[求助] 如何用UVM写一个memory的类