请教verilog hdl

greycat · 发表于 2003-7-25 09:32:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

module half_clk(reset,clk_in,clk_out)
input clk_in,reset;
output clk_out;
reg       clk_out;
reg    clk_out;
always @(posedge clk_in)
begin
   if (reset) clk_out= 0;
   else clk_out= ~clk_out;
endmodule
  这是二分之一分频的程序，我有点不明白，
是不是当clk_in的上升沿时，开始执行always下面的程序？
若reset为低电平时，进行复位，当为高电平时（clk_in还要是上升沿）执行
clk_out= ~clk_out，对吗？
clk_out= ~clk_out这句是怎么执行的？

jackzhang · 发表于 2003-7-25 10:10:37

[这个贴子最后由jackzhang在 2003/07/25 11:11am 第 1 次编辑]

应该是：
这是同步复位，reset为高电平时，且clk_in上升沿时复位，reset为低电平且clk_in上升沿执行
clk_out= ~clk_out

greycat · 发表于 2003-7-25 11:02:52

clk_out= ~clk_out这句是怎么执行的？我对这句不明白，clk_out本来就是输出，就没有赋值。怎么输出？再就是输出的时序，我也不太明白

jackzhang · 发表于 2003-7-25 11:13:25

clk_out= ~clk_out 指把上次clk_out的状态取反后付给clk_out得到当前的clk_out

RenZhG1011 · 发表于 2003-8-9 10:41:14

我见过这个程序的，可是如果要进行2/5分频（非整数倍）的话应该怎么做的？

z1222499 · 发表于 2003-9-2 13:54:31

就是有一个时钟输出高一个时钟输出低,这样不就是二分之一了吗!

zhoujj · 发表于 2003-9-2 14:15:18

建议自己仿真着看，就会比问得还明白，不知道讲错了没有啊

sunds99 · 发表于 2003-9-2 14:27:26

没错

greycat · 发表于 2003-9-2 15:09:49

多谢提醒，自己也知道，有时候就会陷入误区

sdenf · 发表于 2003-9-2 15:10:49

真的假的：）

请教verilog hdl

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子