设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › python硬件设计库MyHDL
1 ...101112131415161718下一页
返回列表 发新帖
楼主: iNostory

[资料] python硬件设计库MyHDL

[复制链接]
yyqg
发表于 2018-11-29 21:20:36 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

举报

goodluckming
发表于 2018-12-11 09:10:28 | 显示全部楼层
thanks for sharing
回复 支持 反对

举报

Andy126
发表于 2018-12-28 12:28:33 | 显示全部楼层
回复 支持 反对

举报

lhyyym
发表于 2019-2-8 16:02:47 | 显示全部楼层
谢谢~~~~~~~~~~~~~~
回复 支持 反对

举报

huangxke
发表于 2019-2-9 15:45:13 | 显示全部楼层
Python take over Verilog ??? nice idea
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tu_yjq123
发表于 2019-2-13 21:45:39 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

shancjb
发表于 2019-2-14 22:14:22 | 显示全部楼层
DINGYIGEXIAN
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jackhb007
发表于 2019-2-20 16:29:16 | 显示全部楼层
fpga用python 这个思路不错
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

crazyhertz007
发表于 2019-2-21 12:09:42 | 显示全部楼层
fpga与python的结合 这个思路不错
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

OsrisGZY
发表于 2019-2-22 10:32:12 | 显示全部楼层
先看看怎么样
回复 支持 反对

举报

下一页 »
1 ...101112131415161718下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:19 , Processed in 0.020161 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表