设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 用calibre2016做LVS，无法识别port
返回列表 发新帖
查看: 4364|回复: 5

[求助] 用calibre2016做LVS，无法识别port

[复制链接]
发表于 2017-12-7 15:51:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 腐朽的青春99 于 2017-12-7 15:52 编辑

如题，做了一个SRAM单元，上面都打了对应的label作为输入输出端口，但是在LVS验证的时候无法识别，从LVS结果来看可以识别instance和nets，但是无法识别ports，求大神指导！ QQ截图20171207155606.png
QQ截图20171207155126.png
回复

举报

cccg
发表于 2017-12-7 20:30:22 | 显示全部楼层
回复 1# 腐朽的青春99


   label层次用对了吗？或者是lvs文件里面设置识别顶层的label？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

 楼主| 发表于 2017-12-8 08:53:20 | 显示全部楼层
回复 2# cccg


   是label层次错了
回复 支持 反对

举报

liaohero
发表于 2019-7-23 13:43:22 | 显示全部楼层
用錯層
回复 支持 反对

举报

Miya.huang
发表于 2019-8-1 10:21:49 | 显示全部楼层
是label层次错了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

caijianru
发表于 2021-12-2 10:18:40 | 显示全部楼层
问题解决了么？现在我有这个问题
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 14:53 , Processed in 0.018072 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表