在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3928|回复: 9

请教:CMOS工艺下PNP的layout

[复制链接]
发表于 2007-6-29 16:54:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
主高手指点一下,在CMOS工艺下,如何在P型衬底上实现纵向PNP管
发表于 2007-7-7 12:19:50 | 显示全部楼层
应该是直接放上,规则比较少,要匹配的时候按一定形状放好即可。
发表于 2008-2-28 18:17:52 | 显示全部楼层
一定要畫 Deep N-Well 才可以吧      由 P+   N-Well電位  與  P-sub給電位  就可以構成一個PNP
发表于 2008-12-4 19:21:41 | 显示全部楼层
看看先
发表于 2008-12-4 21:03:54 | 显示全部楼层
psub + Nwell + P active
头像被屏蔽
发表于 2008-12-4 22:50:37 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-12-5 09:05:33 | 显示全部楼层
看看先!!
发表于 2010-9-8 17:31:36 | 显示全部楼层
学习。。。
发表于 2010-9-9 09:51:20 | 显示全部楼层
学习了
发表于 2020-5-26 15:11:59 | 显示全部楼层
vpnp是兼容cmos工艺的,要做npn,需要DNW层。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 12:53 , Processed in 0.040149 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表