在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jochen

[资料] Programming FPGAs Getting Started with Verilog

[复制链接]
发表于 2018-12-16 23:32:11 | 显示全部楼层
thanks
发表于 2018-12-17 08:49:13 | 显示全部楼层
thanks!!!
发表于 2019-1-25 08:06:41 | 显示全部楼层
thx for sharing
发表于 2019-1-25 17:53:02 | 显示全部楼层
回复 6# ayamitek

thanks
发表于 2019-1-26 11:01:51 | 显示全部楼层
thanks
发表于 2019-1-26 11:10:41 | 显示全部楼层
eetop.cn_Introduction to Digital Signal Processing using MatLab with Application-part1.zip: Unexpected end of archive???
发表于 2019-3-25 23:04:28 | 显示全部楼层

Simon Monk Programming FPGAs Getting Started with Verilog.part1.rar
(10 MB, 下载次数: 411)


Simon Monk Programming FPGAs Getting Started with Verilog.part2.rar
(5.79 MB, 下载次数: 247)
发表于 2019-3-25 23:11:12 | 显示全部楼层

Simon Monk Programming FPGAs Getting Started with Verilog.part1.rar
(10 MB, 下载次数: 411)


Simon Monk Programming FPGAs Getting Started with Verilog.part2.rar
(5.79 MB, 下载次数: 247)
发表于 2019-3-26 06:21:38 | 显示全部楼层
dingiexian
发表于 2019-3-27 09:53:23 | 显示全部楼层
非常感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 16:07 , Processed in 0.020439 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表