在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2697|回复: 4

[求助] Verilog原语都只有一个输出吗?

[复制链接]
发表于 2017-10-20 21:38:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助大佬,谢谢
发表于 2017-10-20 23:00:27 | 显示全部楼层
没看懂是什么意思
发表于 2017-10-21 14:25:12 | 显示全部楼层
不明白要表达什么意思
发表于 2017-10-24 14:12:05 | 显示全部楼层
vhdl的两个吗
发表于 2017-11-6 20:38:53 | 显示全部楼层
不知道在问啥呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:32 , Processed in 0.324290 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表