在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1583|回复: 0

[招聘] Layout招聘-上海外包项目

[复制链接]
发表于 2017-10-10 10:40:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

岗位描述:

依据集成电路的原理图实现芯片版图的layout设计,包括模拟和数字版图的设计、版图的布局布线、时序收敛、物理验证并实现流片。

职位要求:

1、 电子、微电子或相关专业本科及以上学历,具有三年以上的工作经验;

2、 熟悉集成电路设计基本流程,并能熟练使用Synopsys 或Cadence,Calibre等版图工具,进行版图、DRC、LVS等工作;

3、扎实的集成电路工艺以及版图设计理论基础,熟悉SiGe BICMOS或CMOS工艺制程,并具有良好的逻辑分析能力;

4、具有数模混合芯片版图设计经验,有量产设计经验者优先;

5、能看懂相关英文资料,英语读写流利;

6、工作认真负责、有较强的上进心,具备良好的团队精神及沟通能力。

7\电子、微电子或相关专业类,优秀者亦可考虑。



投递及咨询邮箱juanjuan.wei@altran.com

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 19:41 , Processed in 0.013738 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表