FPGA的FIFO IP核应用与UDP传输的问题

若愚jx · 发表于 2017-9-7 10:41:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由若愚jx 于 2017-9-7 10:42 编辑

AD连续采集的数据（采集频率50MHz以内），经FIFO缓存，通过千兆以太网发送至labview显示，每次发送512个字节。
（1）两个FIFO交替缓存，存满FIFO1后才开始传输数据，传速度大于写速度，传完后等待，另一个FIFO2存满再读取，如此循环。理论上FIFO不会溢出。但labview收到数据4K个点后，数据开始错乱。
（2）单写一个FIFO，给它写满后，再传空后，再写，labview上收到的数据也是4K个点是对的，然后开始错。修改FIFO深度也是没影响的。

问题：这FIFO有什么特殊的操作吗？为什么是4K啊？找不到原因。求助大家！ps:signal tapii里观察没有什么问题。
360截图20170907103252921.jpg

菜鸟要飞 · 发表于 2017-9-7 16:43:36

可能溢出了，确定一下到底有没有溢出

若愚jx · 发表于 2017-9-7 17:14:33

回复 2# 菜鸟要飞

理论上分析，先写满fifo1，再写fifo2的同时读取fifo1，读频率高，读空后等待fifo2写满。。。 signal tapii上现在也看不出溢出了。
之前有看到过，在读使能的时候，只读了fifo里一个数据后就退出了，感觉结果就是有时没正常工作，导致数据溢出，可是为什么呢？

jojofarmer · 发表于 2017-9-10 12:27:25

It may be empty then labview stop to read, then wait. But wait too long

pumpkin · 发表于 2017-9-10 20:05:44

在chipscope中看一下FIFO的FULL信号是否有效就知道了。

若愚jx · 发表于 2017-9-11 10:31:51

回复 5# pumpkin

并没有溢出

edwardk · 发表于 2018-12-18 21:44:40

学习中。。。。。。。

[求助] FPGA的FIFO IP核应用与UDP传输的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1