设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SDRAM、DDR3、DDR4 verilog model
1 ...91011121314151617... 28下一页
返回列表 发新帖
楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

[复制链接]
发表于 2018-9-19 23:13:47 | 显示全部楼层
回复 1# 、窝里康


    thanks
回复 支持 反对

使用道具 举报

发表于 2018-9-20 10:03:31 | 显示全部楼层
下来看看
回复 支持 反对

使用道具 举报

发表于 2018-9-20 11:19:44 | 显示全部楼层
回复 1# 、窝里康
回复 支持 反对

使用道具 举报

Ryggeor
发表于 2018-9-20 14:58:36 | 显示全部楼层
thnx!
回复 支持 反对

使用道具 举报

发表于 2018-9-21 07:51:34 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-10-11 22:30:45 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-11-8 17:10:49 | 显示全部楼层
镁光的模型，有研究过ddr4怎么用的吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-11-16 22:58:42 | 显示全部楼层
回复 1# 、窝里康
太感谢了  他下谢谢了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-11-17 21:30:33 | 显示全部楼层
Thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-11-20 10:57:31 | 显示全部楼层
回复 1# 、窝里康

感谢
回复 支持 反对

使用道具 举报

下一页 »
1 ...91011121314151617... 28下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-12 13:00 , Processed in 0.017140 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表