在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2853|回复: 2

[求助] V7 FPGA与C6678之间SRIO通信

[复制链接]
发表于 2017-8-14 15:20:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在调试xilinx v7 fpga与c6678通信的过程中遇到一个问题,c6678对srio接口初始化能过,寄存器port error和port ok都正常,但在c6678向v7 fpga发第一包数的时候,通信不成功,port error寄存器报错。

请教大家有没有遇到类似问题,怎么解决的?

PS:这个问题是概率发生,不是每次都出。
发表于 2017-8-16 10:20:57 | 显示全部楼层
近期突然发现好多fpga与dsp之间的srio通信,我可能过些天也要做。
你的问题,看不出来是怎么回事,我主要做的是FPGA给dsp发送数据。
发表于 2017-12-25 15:43:02 | 显示全部楼层
你好,我最近也在V7板子上调SRIO接口,用的ise map总是报错说不支持该器件。我想问一下FPGA端您是用ise还是vivado?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 10:13 , Processed in 0.018694 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表