HSUL-12驱动电路如何设计

RNA2012 · 发表于 2017-7-26 22:44:53

您需要登录才可以下载或查看，没有账号？注册

x

在板级需要驱动一对DIFF-HSUL-12模式的FPGA pin，是一个250MHz的时钟。在我的板子上已经有一个250MHz PLL，VCO输出是+/-250mV的小信号正弦波。
我想用这个VCO驱动这个1.2v（Vref=0.6v）的时钟。
怎么样设计驱动电路比较好！

RNA2012 · 发表于 2017-7-27 17:16:10

FPGA pin脚支持2.5v LVDS输入，所以可以用LVDS的buffer. 问题变得简单了一些！


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[讨论] HSUL-12驱动电路如何设计