关于差分结构SAR ADC工艺角仿真出现的谐波问题

ab君 · 发表于 2017-7-21 01:51:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 ab君于 2017-7-21 01:52 编辑

楼主设计的一个10bit差分结构电容型的SAR ADC，前后仿都没有什么问题，后仿有效位在9.5左右。在仿真工艺角的时候ss和fs有效位掉了一点点，也没有太大问题，但是仿真sf和ff时就会出现较大的奇次谐波导致有效位大幅降低，也就是说工艺角中出现fast pmos的时候就会有比较大的奇次谐波。目前根据论坛里其他回答下提出的可能原因，检查可能的问题得到的结果：
论坛里另一个讨论谐波问题的链接：http://bbs.eetop.cn/thread-441279-2-1.html
1.采样开关用的是栅压自举，在前仿条件下是能满足12bit的有效位的，所以采样线性度应该能够满足。
2.电容阵列用了分段，但是电容阵列按照一篇已经流过片测试的paper的方法进行版图设计匹配的，应该也没什么问题
3.按照电容比例对应设计了开关管的大小权重。

目前没有想到是哪里出了问题，后仿无问题应该基本满足了设计要求，但是在fast pmos下出现谐波这点让我很困惑，希望能得到诸位的指点。

rocket_wang · 发表于 2017-7-21 09:52:09

请教一下一篇已经流过片测试的paper的方法进行版图设计匹配的，应该也没什么问题。
这个资料能否分享一下，万分感激。

不知道转换速度多少？初步考虑采样的问题。

ab君 · 发表于 2017-7-21 13:10:07

本帖最后由 ab君于 2017-7-21 20:14 编辑

回复 2# rocket_wang 感谢您的回复，文件已分享。
论坛上传文件有限制，我放在云盘里了：http://pan.baidu.com/s/1jHRmWgm里面有分段电容的版图结构图，只不过他是12位的。
另外，我的adc的采样速率是40M，您说的采样有问题是指采样电路的线性度不够吗？能具体说一下您的观点么？