pll环路带宽与sigma delta调制器的量化噪声的关系是怎样确定的

alex_fd12 · 发表于 2017-7-12 11:13:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

应该是PLL的环路带宽会对sigma delta的量化噪声抑制。如果sd是三阶的，fs=16MHZ,环路滤波器也是三阶的，怎样定量的分析pll的环路带宽该有多少以抑制SD量化噪声？多谢啦

xiongzhh · 发表于 2017-7-13 09:29:22

这个画出传递函数不久可以算出来了么？

kurashi · 发表于 2017-7-14 17:35:57

回复 1# alex_fd12

三阶 sigma-delta 调制器的带内噪声： (△2/12)*(pi^6)/7/(M^7)，而最大信号功率是： (△/2sqrt2)2，那么，调制器动态范围 = 最大信号功率 / 带内噪声 = 1.5(7/pi^6)M^7
PFD反馈端的频率/其噪声 = fPD/△fn，△fn单位是rms Hz

因为调制器动态范围必须大于fPD的SNR（调制器的采样频率就是fPD，必须保证采样频率的噪声不会影响调制器的性能），
我们有： 1.5*(7/pi^6)M^7 > fPD/△fn （1）

式中，M就是过采样率，M=fPD/2fc （2），fc就是PLL的闭环带宽，可以认为是开环带宽的2倍（根据环路分频比而定，在1到2倍之间，分频比越大，越接近2）。

另外，假设带内相位噪声是10logAn[dBc/Hz]，那么△fn=sqrt(2/3*An)*fc^1.5 （3），同时An=θ2/(2fc) （4），θ单位是rms rad，也就是△fn的积分。

根据（1~4）可以简化得出： fc<fPD*[θ2/2*(L+0.5)/(2PI)^6]^0.2

实际的带宽要比计算结果更小。

参考文档： A 1.1-GHz CMOS Fractional-N Frequency Synthesizer with a 3-b Third-Order Modulator

A-1.1-GHz-CMOS-fractional-N-frequency-synthesizer-with-a-3-bthird-order-ΔΣ-modulator.pdf (305.82 KB, 下载次数: 102 )

alex_fd12 · 发表于 2017-7-18 06:13:15

回复 3# kurashi

非常感谢大神的指导和文档，不过我有点疑问：这种分析方式只考虑了带内的SD噪声而没有考虑带外的SD噪声，但是可能带外的SD噪声也有较大影响呢？因为三阶段SD噪声频谱是以60db/dec上升的，虽然滤波器是三阶的，整个环路是4阶的,最终的传输函数是-80db/dec,可以压制60db/dec的SD量化噪声，但是中间过程环路对SD噪声的传输函数是开始-40dB/dec,后面是-20db/dec,再后面才能达到-80db/dec,这样在带外整个系统的SD噪声的输出频谱是先往上翘起来，升高到一定程度才落下来的。就是说系统的带积分外的SD噪声是比带内的SD噪声高的。前面的分析只计算了带内的SD噪声，带外的被忽略了，这种计算方式可以吗?多谢