设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Verilog HDL基本电路设计
返回列表 发新帖
查看: 2103|回复: 6

[资料] Verilog HDL基本电路设计

[复制链接]
杨玉权
发表于 2017-7-8 16:51:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
共享Verilog的基本电路设计的资料

Verilog基本电路设计指导书.pdf

383.79 KB, 下载次数: 47 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

student321
发表于 2017-7-8 17:42:19 | 显示全部楼层
kankan
回复 支持 反对

举报

幸福微甜
发表于 2017-7-15 13:28:04 | 显示全部楼层
谢谢！！！
回复 支持 反对

举报

一念之间
发表于 2017-7-17 17:11:09 | 显示全部楼层
回复 1# 杨玉权


    好东西
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

辛奇
发表于 2017-7-17 22:08:12 | 显示全部楼层
GOOD THING
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mylove2
发表于 2017-7-18 13:13:31 | 显示全部楼层
回复 1# 杨玉权


   学习下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

qingkou
发表于 2018-7-14 14:58:41 | 显示全部楼层
谢谢！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:29 , Processed in 0.019617 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表