|
发表于 2017-7-19 22:42:21
|
显示全部楼层
回复 13# fuluming
serdes CDR 一般分
1. PLL 现在工艺到Ghz 不是问题, 只是一堆 Ghz layout会很多
早期 USB2 有. usb3 应该不会使用这方式
2. multi-phase clock sample , 一般就 4~16 phase 多个clock
每个差多少phase, 多工器会去sampling 因为serdes 会展频(jitter)
3. hi-speed A/D convert 有些新说法, 因为RX 可能因为阻抗等
RX收到都很丑, 所以有些电路还有前面须等化放大器 . 看信号如何
去放大 . 所以有人提使用 A/D
不知有没说错, 其他请做过serdes 大牛补充,
还有 serdes 会去打 TDR
eye pattern 如何测跟 simulation 如何跑出 眼图
USB 3.1 10Ghz 是如何做? |
|