设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA静态时序分析
123下一页
返回列表 发新帖
查看: 5065|回复: 20

[资料] FPGA静态时序分析

[复制链接]
abner_cheng
发表于 2017-6-7 09:31:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
对静态时许分析讲解比较容易理解 FPGA那些事儿--TimeQuest静态时序分析REV7.0.pdf (10.83 MB, 下载次数: 335 )
回复

举报

chinest2010
发表于 2017-6-7 11:15:31 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

babikambing
发表于 2017-6-9 16:51:49 | 显示全部楼层
回复 1# abner_cheng


    thanks for sharing
回复 支持 反对

举报

jackhb007
发表于 2017-6-10 17:25:20 | 显示全部楼层
时序约束不知道怎么搞
回复 支持 反对

举报

QQben
发表于 2017-6-11 10:20:23 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

littleboyyz
发表于 2017-6-11 10:21:53 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jzcusst
发表于 2017-6-12 09:52:17 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

besarkecil
发表于 2017-6-14 23:11:30 | 显示全部楼层
回复 1# abner_cheng


        thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

QQben
发表于 2017-6-15 10:52:22 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

liutingting117
发表于 2017-6-16 21:13:33 | 显示全部楼层
正需要这方面的资料，感谢楼主
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:01 , Processed in 0.021825 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表