求助：xilinx spartan6的板子如何提高时钟频率

xiaowh52 · 发表于 2017-5-28 17:18:55

您需要登录才可以下载或查看，没有账号？注册

x

使用Xilinx spartan6 的开发板 nexys-3开发板开发了一个huffman编码器，目前实现后timing 仿真最高只有250MHZ，请问能否通过设计约束或者设计时钟提高性能呢？对时钟周期数也有要求！求助大神啊，时间紧迫啦

xiaowh52 · 发表于 2017-5-28 17:19:37

来个大神看看啊

xiaowh52 · 发表于 2017-5-28 17:20:24

自己给自己顶一下

pumpkin · 发表于 2017-5-28 17:47:57

对spartan来说，这速率已经很高了，再提高的空间有限。
如果离目标比较远，只能考虑算法能否分解成并行的。

asyou · 发表于 2017-6-2 11:31:17

这个速度已经很高了，实在要优化，可以看看时序瓶颈在什么地方？能不能手动PR

eggcar · 发表于 2017-6-2 15:04:13

找关键路径，想办法优化，缩短组合逻辑长度或者手工place缩短路径延迟或者洗洗脸修改fitter seed多跑几次fitting，或者重新调整流水线结构，在关键路径上加流水，多消耗的周期数想办法从别的地方补。250M速度不算低了，目标是多少？

[求助] 求助：xilinx spartan6的板子如何提高时钟频率